## BEST AVAILABLE COPY

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-270512

(43) Date of publication of application: 14.10.1997

(51)Int.CI.

H01L 29/78

(21)Application number: 08-078674

(71)Applicant: MITSUBISHI ELECTRIC CORP


(22)Date of filing:

01.04.1996

(72)Inventor: TAKAHASHI HIDEKI

## (54) INSULATED GATE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE (57)Abstract:

PROBLEM TO BE SOLVED: To maintain the high withstand voltage of a device by forming a third semiconductor layer that is deeper than the second semiconductor layer at direct under gate wiring. SOLUTION: A p semiconductor layer 13 is foamed being connected to and surrounding a p base layer 4 that is formed on a cell region CR in which gate electrodes 10 are arranged. An emitter electrode 11 is connected to the upper surface of the side diffusion region SD of the p semiconductor layer 13 and to the upper surface of a margin region MR that is adjacent to the side diffusion region SD through a contact hole CH. An n+ layer 5 is not formed in these regions. Most of avalanche holes H that are generated around the side diffusion region SD when high voltage is applied to it go through the side diffusion region SD and a part of it go through the margin region MR and then are exhausted to the emitter electrode 11. As there exists no n+ emitter layer 5 in these route, no parasitic bipolar transistor is conducted



by the passage of holes H. As the result of it, reverse biased safely operating region characteristic is improved.

#### **LEGAL STATUS**

[Date of request for examination]

04.09.2001

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3410286

[Date of registration]

20.03.2003

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

(19)日本国特别// (J.P)

心公開特許公報(A)

(11)特許出職公開書

特開平9-270512

(43) 公開日 平成9年(1987) 10月14日

	IntC			別配												包汧	
	[[[]]]					-4M			11.				86				
						-41											
													58				
						-40							5.5				

#### 春空健康 未設成 静水塔の数12 〇L (全 19 頁)


	PLOTE AND
Longer Description of the property of the prop	Freedreen a. See to this Applican Listenbook his mobile kellekonon as a last actual figur (n. 1916 a. 1917 etc. 1918 a.
(21)出版40月 特惠平8-78874	(71) HJMA 000006013
	li antona 1990 yan kalibi siri, kali-aripi erezarine di kalibahan dalah ariba dalah balik balik balik balik bi
- Visit Cit Wilson (IV) - No. 1 to X. Na. 2 Visit VI Calibratical National Africa (Park Year Year Year Year Year	
1 175 - 2 4 27 1 27 1 7 1 2 4 4 7 5 5 7 1 2 6 7 2	
PARTY PARTY AND THE COURT OF THE PARTY AND T	
(22)田間日 平成8年(1998) 4月1日	東京の第千代田区丸の内二丁目3番3号
	(72) 殊似者 海猫 安徽
da international de la compacta de l	
	東京都千代田区北の内二丁目2番3号。三
ari da iba ga esergisin da unale, si ekekini kilikatika kilikatika lebah kata kilikatika kilikatika kilikatika	
ra estadorada do contraga a consecuencia estado en la consecuencia de la consecuencia de la contración de la c	。
. 4154 #445-44-712-713 (1.744-1110-411-1110-1110-1111-11-41-11-11-11-11-11-11-11-11-11-1	(74)代理人、非理士、古田(茂明 (54.2名)
中的一个大大的,但是这个种的大型,这种的大型的大型的大型的大型的大型的大型的大型的大型的大型的大型的大型的大型的大型的	[1] ####################################
	la filo describió diminismo de el comprese de como de describió de del circo de como el como de como de como d
<ul> <li>1947 4 2 L PT begrevande. Servetanne in statement of the Parish Relation Statement and the International Conference on the Conference of the Co</li></ul>	Lieurean-e-croting (a.e parter, prichemensis atambien militar Charlestein) martinistic distribution des Cambrell

#### (54) 【発明の名称】 北級ゲート型半導体型圏およびその製造方法

#### (57) 【要的】

【課題】 装置のR860名を改善する。 【解決手度】 グート電極」口が配列するをル領域CR に形成されたロベース層分に連結するとともに、これを 包囲するように、ロ半路体層13か形成されている。ロ 半路体層13のサイド拡散類句SOの上面。およびサイト拡散領域SDに近接するマーシン積均MRの上面に は、コンタクドホールCH を通りてエミッタ電優1.11 が 登録されている。また、これ6の領域には、パイ・エミック層5は形成されない、当い電圧が印かったときにサ

イド拡散領域S Dの付近で発生するアハランジェホール Hの大半はサイド拡散領域S Dを通過し 一部はマージ ン領域M Rを通過し、その後エミッタ電極 1:1 へと排除 される。これらの経路にはn・エミッタ層Sが存在しな いので、ホールHの流れによって寄生ハイボーラトラン ンスタが準値することがない、その信果。RB SOAが 向上する。



【特許諸求の範囲】

【詩求項1】 発録ケート型半導体装置において、 上主面と下主面を規定する半導体基体を備え、

当該半導体基体は、

**付記上主面に添出する第1導電型の第1半導体層と** 当該第1半降休屋の中で付記上主面の部分に形成された。 第2導電型の第2半導件層と、

不純物を選択的に拡散することによって、前記第2半導 体層よりも深く。しかも当該第2半導体層に連結すると ともにその周囲を包囲するように、前記第1半導体層の 中の前記上主面の部分に形成された第24番型の第3年

前記第2半導体層の中で前記上主面の部分に選択的に形 成された第1英電型の第4半導体層と、を備えており、 村記半導体基件には、新記上主面に関ロするとともに前に 記第4 および第2 半導体層を貫通し前記第1 半導体層に まで達する海が形成されており。

前記装置は、

前記簿の内壁を覆う電気発録性のゲート絶縁膜と

| 前記半導体基体との間に前記ゲート絶縁膜を挟んで前記 游に埋設されたゲート 電極と、

が記第3半導体層に沿さように、前記上主面の上に移移 映を介して配設され、前記ゲード電極に電気的に接続さ カたゲート配換と

対記上主面の上に配設され、対記第2台よび第4年降休 層に電気的に接続された第7主電優と、

付記下主面の上に配設され、当該下主面に電気的に接続 された第2主電極と。

をさらに備え、

**前記第1主電儀は、前記第3半導体層の中で前記第2半** 塔休尼に隣接するサイト拡散領域にも最気的に接続され ており

前記サイト拡散領域には、前記第4半導体層が形成され ていないことを特徴とする絶縁ケート型半塔休装置。

[請求項2]。請求項1[記載の総移ゲート型半導体装 置において、

前記第71主電磁は、前記第2半導体層の中で前記サイド 拡散領域から一定距離以内の領域として規定されるマー ジン領域にも電気的に接続されており、

当該マーシン領域にも、 対記第4半導体層が形成されて いないことを搭数とする他科ゲート型半導体装置。

【請求項3】 請求項2に記載の絶縁ゲート型半導体級 置において、

対記一定距離が、時ちついか以下であることを特徴とす る絶縁ゲート型半導体装置。

【請求項4】 「請求項1ないし請求項3のいずれかご記 野の招級ゲート型単導体装置においる。

前記測が、耳いに平行かつ等間隔に配列する複数の単位 **沸に分割されていることを特徴とする絶縁ゲート型半導** 

【請求項5】 請求項4 に記載の絶縁ゲート型半基体級 置において

**対記複数の単位海の配列方向の場部に位置する少なくと** も1本が、前記第3半導体層の中に形成されていること を特徴とする路段ケート型半導体装置

【諸求項5】。諸求項1ないし諸求項5のいずれかに記 載の絶縁ゲート型半導体装置において、

前記載の長手方向の端部が、前記第3半塔休屋の内部に まで侵入していることを特徴とする格様ゲート型半導体

【詩求項7】 請求項.1ないし請求項6のいずれかに記 数の絶縁ゲート型半導体装置において、

前記半路体基体が、

**対記第2半導体層および対記第3半導体層の前記第1主** 電価との接続部分に選択的に形成され、これらの第2数 よび第3年以休屋よりも不純物造成の高し第5年以休屋

さらに備えることを特徴とする記録が一ト型半導体装

(a)上主面と下主面とを規定するとともに当該上主面に 露出する第1 塩重型の第1 半導体層を備える半導体基体 を準備する工程と

(6)前記上主面に、第2導電型の不純物を導入すること。 によって。第2塔電型の第2手塔休息と第3手塔休局と をご当該第3半導体層が制記第2半導体層よりも深く。 じから付記第3半導体層が付記第2半導体層に連詰する とともにその周囲を包囲する関係となるように、対記等 1 牛塔休息の前記上主面の部分に形成する工程と、 (6)前記上主面に選択的に第1萬重型の不純物を導入す ることにより、第1基種型の第4半路休息を、前記第3 半塔休屋を除く前記第2半塔休屋の付記上主面の部分に 選択的に形成する工程とは

(の対記上主面から選択的にエッチングを施すことによ り、対記第4および第2半導体層を配通じ的記第1半導 体層に達する溝を。前記半導体基体に選択的に形成する

(4)対記簿の内理および対記半導外基件の上主面とを理 う結縁棋を形成する工程と:

(わ) 対記絶縁限を覆うように基電層を形成する工程と (の対記まの内部と対記等で半路休息に合うた部分とを 残すように、村記塔重層を選択的に除去することによっ て、ゲート電価とゲート配換とを形成する工程と (的対記第2および第4半導体層に電気的に接続すると ともに、村記第3半導体層の前記第2半導体層に既接す ろサイド拡散領域にも電気的に接続する第1主電腦を... **新記上主面の上に形成する工程と、** (り)対記下主面に電気的に接続する第2主電板を形成す

を備えることを特徴とする路線ゲート製半海体装置の製造方法。

【諸本項 日】 ・諸本項 日 に記載の色録 ゲート型半導体数 置の転換方法において、

付記工程(6)で、村記第4半導体層が、村記第2半導体 層の中で村記サイト拡散領域が5一定距離以内の領域と して規定されるマージン領域をも除いて形成され

村記工程の)で、村記第7主電磁が、村記マージン説句にも電気的に接続されることを、特徴とする絶縁ゲード型半等体験者の製造方法。

【詩求項10】 請求項目または請求項目に記載の給降 グート型半降体験圏の製造方法において。

が記工程(d)で、が記載が、互いに平行かっち間隔に配列する性数の単位溝に分割して形成されることを特数とする路線ケート型半路体装置の製造方法。

【請求項111】 請求項100に記載の路線ゲード型半歩 体装置の製造方法において。

計記工程(4)で、前記単位権の少なく、とも一本が前記サイト拡散領域にも形成されることを特徴とする結婚が一ト型半降体装置の製造方法。

【詩が頂:2】 請求項号ないし請求項11のいずれかに記載の絶録ケード型半導体装置の影論方法において、(1)可記工程(1)に先たって、可記上主面に第2等電型の不純物を選択的に導入することにより、可記第2および第3半導体層のいずれよりも不純物濃度の高い第2等電型の第5半導体層を、可記第2および第3半導体層の中の対記第1主電後の接続されるべき时記上主面の部分に選択的に形成する工程。をさらに値えることを特徴とする結構ケード型半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の届する技術分野】この発明は、トレンチゲート を有する絶縁ゲート型半導体装置に関し、特に、RBIS O Aを向上させるための改良に関する。

[0002]

「「近来の技術」絶縁ゲート型半導体整直は、チャネルを 形成するための半導体層に、絶縁度を介してゲート機構 か対向した構造を有する半導体装置であり、絶様ゲート 型パイポーラトランジスタ(Insulated Gate Bipolar ID ransistor:以下。「GBTと味記する」、およびMOシ Sトランジスタは、その代表例である。絶縁ゲート型半 準体装置では、大きな主電流を得るために、並列接較された分数のユニットセルが単一の半導体基板に作り込ま。 れた構造が一般的である。

[00.03] 中でも、トレンチ・ゲードを有する結構が 一ド型半導体装置、すなわちゲード電極が半導体基体の 一主団に形成された時(ドレンチ)の中に埋め込まれた。 保造を有する装置は、減細化が容易であるため集成度を 高めることができる。などの利点を構える優れた装置と して注目を集めている。 【0004】図29は、この発明の弁景となる従来のトレンチゲートを有する始縁ゲート型パイポーラトランジスタ(以下において、「トレンチ」の毎丁」と称する)の断面図である。この従来装置1.5.1では、平板状のジリコン半等体基体の中には、からロクタ度1、n・バッファ層2、および、n-半等体層3が周灰体層されている。そして、半等体基体の中のセル利域でRには、その上主面(n-半等体層3が形成される側の主面)に、多数の持てが、一定の間隔Woelをもって互いに平行に配列するように形成されている。

【0005】また。セル領域でRでは、n-半路水層のの表面部分に、p-x-ス層 4 が形成されている。さらに、p-x-ス層 4 の表面部分には、清フの側壁に隣接するように n・エミック層 5 が選択的 | 形成されている。 清ブの内壁面には、ゲード発展取らが形成されており、その内側にはゲード電優(ドレンチゲード) 1 0 が連路 されている。ゲード電極でリニ対向し、しからn・正ミック層 5 と n-半路休息 3 とに挟まれたn-x-ス層 3 の 領域が、チャネル領域として機能する。

【CO(DS) セル研究のRは、ゲート配鉄領域のRによって包囲されている。ゲード配鉄領域のRでは、半等体等体の工主面の上に、経験限17を介してゲート配鉄の上が配設されている。でして、ゲート配鉄のLの面下の領域を含むn。手等体層3の上主面部分には、炉半等体層13が選択的に形成されている。0半等体層13は装置1.5分の耐圧を高く保持するために致けられており。その目的を有効に果たまために、Pベース層4よりも強く形成されるの

【0007】半路体基体の上主面の中の場合う決了に挟まれた領域において、エミッタ電極ボルが、カベース層 4 とってエミッタ層5の双方に接続されている。エミック電極、11とゲート電極10の間、および、エミック電極11とゲート配路Gにの間には、路線層9か介在しており、この路線層9によってそれらの間の電気的路線が 保たれている

【000名】 平等体を係の下主面すがわちら・コレクタ ・滑 Tの表面には、コレクタ電極 1.2が接続されている。 これらのエミンタ電極 1.1 およびコレクタ電極 1.2 か、 一針の主電板として機能する。

【COODS】コレクタ電低イととエミッタ電低インとの 国に、正のコレクタ電圧VCEを印加した状態で、ゲート 電低イのとエミッタ電低イイの間に、所定のゲート間電 圧VGE(th)を超える正のゲート電圧VGEを印加すると チャネル領域から整から「繋へと反転する」その結果。 エミッタ電極イイからではミッタ母のを経由した電子 がホー半路休息の公主人される。

[0,0,1,0,1]にの主人された电子により、p/コレクタ 尼コとn-半導体尼3(n+パッファ尼2を含む)との間 が用パイアスされるので、p/コレクタ尼1からn-半導 体尼3へとホールが主人される。その結果。n-半導体 、尼さの抵抗が大個に低下するので、、コレグタ電径12からエミッタ電径11人と大きなコレクタ電流(主電流)が流れる。

【OO」111つぎに、ゲート電圧VEEをゼロあるいは見の値に戻すと、チャネル領域では、元の中型へと復帰する。その結果、エミッタ電板111からの電子の注入が止まるので、中コレクタ周1からのホールの注入も停止する。その後、n=半迭休息づ(およびn+バッファ層。2)に溜まっていた電子とホールは、それでれコレクタ電板12およびエミッタ電板11人と回収されるが、または互いに再結合することによって領域する。

【発明が解決しようとする課題】ところで、国29から も明らかなように、「GBTでは一般に、「ハエミュタ」 関う。「ロベース層名、およびに一半等体層3で構成され、 おパイポーラドランジスタが、安生的に存在している。 そして、ロベース層名を流れるホール電流が、あたがも 寄生パイポーラトランジスタのベース電流として依喩する。 したがって、ロベース層名を流れるボール電流が、ある値を超えると、寄生パイポーラトランジスタのなって、ロベース層名を流れるボール電流が ある値を超えると、寄生パイポーラトランジスタが降過 (オン)する。

【QQ(16】「寄生パイポーラドランジスタが、一旦英語すると、n(エミッタ居5)、nベース居4、n-半域体局3、および、n)コレクタ屋 1で構成される寄生サイリンタも英語することをボラッチアップをといます。 タ電極11とコレクタ電極12との間を流れる主電流(コレクタ電流)は、もはヤゲート電圧V低くとは無関係に流れ物ける。すなわち、ゲート電圧V6によってコレグタ電流を制御することが不可能となる。その信息、1 g B T は破壊火と至ることになる。

【のの14】このラッチアップによる破壊は、ドレジチ I GBTの場合には、特定の動作時に、しかも。半路休 苗体の中のある特定の部位で発生し具いの例えばら主領 権に誘導負荷(以下・『「「具荷」「と映記する) が接続さ わており、しから、大きな主電流が流れる場合に、ラッ チアップが発生し身い。 装置 かオン状態にある ときに流 れている主義流を、装置がオフ状態炎後行したときに進 断できる能力の高さは、周辺のRBSOA(Reverse Bi as:Safe Operation Area; 注バイアス安全的作詞句) で 評価される。いうまでもなく、適断できる主電流が大き いこと、すなわち、、RBSOAが広いことが望まれる。 【0015】図30は、LA質が接続された状態で、 G BT がオン状態がらオフ状態へと透停するときの。ゴ レクタ電流し。とコレクタ電圧VCCの変化を模式的に示 すグラフである。し負荷が接続されている状態でとうし クタ電流(oが対外するときには、L負荷の誘導の大き さをしとすると、ハーレ・ローログロリンで与えられる 誘導起電力が、L負荷に発生する。

【00161/そして、外部電源から供給される直流の電

近電圧に、この誘導起電力が加算された電圧が、コレクタ電圧VCEとしてエミッタ電振11とコレクタ電振12の間に印かされる。その結果、図30に示すように、1GBTがオン状態からオフ状態へと速停する過程で、コレクタ電圧VCEにサージ電圧が現れる。

[0017] 図30に示すように、IGBTの定格電圧 に相当する大きさの電源電圧が供給され、しかも、オン 状態にあるときのコレクタ電流 Loの大きさが定格電流 に相当する大きさである場合には、サーツ電圧によって 過剰なコレクタ電圧Vほが印加され、その信果、半等体 番体の内部にアバランジェ電流が発生する。

(0.0.181) このアバランシェ電流は、先に述べた寄生バイボーラトランジスタのベース電流となる。このため、ある値以上のアバランジェ電流が、 の・エミッタ 周 5 か存在する ウベース 同 4 を流れる と、寄生バイボーラトランシスタがオンし、 1. GBT の破壊をもたらまアバランシェ電流は、 半 選件基本の中において、電界が集中する部位、すなわらコレクタ電圧 V C C が印加されたときに電界が最も強くなる部位で発生する。

【0019】一般に電界は、突出した部位、あるいは強く強曲した部位に集中して発生する。したからて、一般的には、達7の序部の周囲、あるいは6半年体房13の局端部を形成しているサイド拡散領域に、電界が集中しまい。しかしながら、図29に示した経費151では、達7の序部の周囲に発生する電界を十分に弱めるようには間隔Weeが十分に狭く設定されている。このため、セル領域でRでは、電界は比較的認は、さらに、0半導体月13の外周には、電界を弱めるためのガードリング14が配数されているので、カードリング14が配数されているので、カードリング14が配数されているので、カードリング14に面するの半導体月13のサイド拡散機関においても、強い電場は発生しない。

『10020』 したがって。装置15小においては、电界 は、セル特域のRに関する。単級体層13のサイド拡散 領域において、最も強くなる。図3小は、このサイド拡 散類類の付近を拡大して示す拡大断面図である。図3小 に示すように、サイド拡散領域とドー半路体層3の境界 付近の開始、すなわち電場が最も強く集中する領域にお いて、アバランジェ電流が発生する。まずなわち、ホール H上電子にの対が発生する。

(10021) ごれらの中のホールドは、n-半導体度3 を通過した額に、p半導体層13の付近の,p×-ス層本を通過した配きりな電極11へと抜けて行く。このとき、ホールドの殴れが、お生パイポーラドランジスタのベース電流として寄ります。したがって、アバランシェ電流が、ある限度を超えて大きくなると、寄生パイポーラドランジスタが場場する。その指集、装置1.51はラッチアップし、破壊へと至る。

【0022】以上のように、従来の装置も51では、セ ル領域CRに回する6半等体層13のサイト拡散領域で 発生するアバランシェ電流が、ラッチアップの原因どなっており、装造のRBSOAが、このサイド拡散傾向で 発生するアバランシェ電流によって制限されていた。

【0023】この発明は、従来の技術における上記した 門題さを解消するためになされたもので、アパランシェ 電流による寄生パイポーラトランジスタの英语を抑え、 そのことによってRBSOAを向上させた経験ゲート型 半路体破距を得ることを目的としており、さらにこの路 緑ゲート型半路体破距の動造に適した方法を提供することを目的とする。

#### [0024]

[課題を解決するための手段] 第1の発明の装置は、発 緑グート型半導体装置において、上主面と下主面を規定 する半導体基体を備え、当該半導体基体は、前記上主面 に露出する第7年電型の第7年時休息と、当該第7年時 体層の中で対配上主面の部分に形成された第2単重型の 第2半球体層と、不純物を選択的に拡散することによっ て、 村記第2半導体根よりも深く、 しかも当該第2半導 休息に連結するとともにその周囲を包囲するように、 計 記第1半塔体層の中の前記上主面の部分に形成された第 2 英電型の第3 半等体層と、前記第2 半等体層の中で前 記上主面の部分に選択的に形成された第十基重型の第4 半導体層と、を備えており、前記半導体基体には、前記 上主面に開口するとともに前記第4 および第2半導体層 を貫通し対記第1半導体層にまで達する溝が形成されて おり、対記装置は、対記簿の内壁を覆う電気絶縁性のゲ 一十紀候联と、前記半導体基体との間に前記ゲート発揮 映を挟んで前記簿に理数されたゲニド電極と、前記第3 半導体層に沿うように、新記上主面の上に絶縁膜を介し て配数され、対記グード単版に限象的に接続されたグ ト配輪と、前記上主面の上に配数され、前記第2台よび 第4半導体層に電気的に接続された第二主電極と、前記 下主面の上に配設された当該下主面に電気的に接換され た第2主電優と、をさらに構え、前記第1主電優は、前 記第3半導体層の中で前記第2半導体層に路接するサイ 上鉱鉄領域にも乗点的に接続されており、前記サイド拡張 数領域には、対記第4半導体層が形成されていないこと **存特徴とする** 

【CO 231】第2の発明の映画は、第1の発明の絶縁が 一十数半媒体装置において、対応第4主報係は、対応第 2年媒体層の中で対応サイト拡助領域から一定距離以内 の領域として規定されるマージン領域にも電気的に接続 されており、当該マージン領域にも、対応第4年媒体層 が形成されていないことを特徴とする。

【ひひとち】第3の発明の延置は、第2の発明の指数サート型半導体装置において、付記一定距離が、映らの) の以下であることを特徴とする。

【0027】第4の発明の装置は、第1ないし第3のいずれかの発明の結縁ゲート型半導体装置において、前記 済が、互いに平行かつ等間隔に配列する複数の単位譲に 分割されていることを特徴とする。

【ひひとり】第5の発明の装置は、第4の発明の組録が 一上型半導体装置において、前記損数の単位達の配列方 向の場合に位置する少なくとも「本が、前記第3半導体 層の中に形成されていることを特徴とする。

(0029) 第5の発明の装置は、第1ないと第5のいずれかの発明の絶縁ゲート整半等体装置において、対記 第の長手方向の場割が、対記第3半等体層の内部にまて 係入していることを特徴とする。

[0030] 第7の発明の装置は、第1ないし第6のい すれかの発明の絶縁ゲート型半導体装置において、 討記 半導体基体が、対記第2半導体層および対記第3半導体。 屋の附記第4主電極との接続部分に選択的に形成され、 これらの第2および第3半導体層よりも不特物遺産の高 い第5半導体層を過さらに備えることを特徴とする。 【ロロ312】第8の発明の製造方法は、結算ゲート型半 塔体装置の製造方法において。(a)上主面と下主面とを 規定するとともに当該上主面に露出する第1字句型の第 半導体層を備える半導体基体を準備する工程とは(b) 対記上主面に、第2塔電型の不移物を導入することによ 5.7、第25年型の第2半54周と第3半54日とを 当該第3半導体層が付記第2半導体層よりも深く。しか も前記第3半導体層が前記第2半導体層に連結するとと もにその周囲を包囲する関係となるように、対記第71半 5年月の前記上主面の部分に形成する工程と、(の前記 上主面に選択的に第1導電型の不純物を導入することに 上り。第1年電型の第4半導体層を、付記第3半導体層 を除く前記第2半導体層の前記上主面の部分に選択的に 形成する工程と:(の前記上主面から選択的にエゾチン クを施すことにより、村記第4および第2半降休息を貫 退し前記第7半塔休層に達する流を、前記半塔休益体に 選択的に形成する工程と影響の付記簿の内壁および付記 半導体基体の上主面とを覆う絶縁限を形成する工程と、 (4) 対記路縁映を覆うように基電層を形成する工程と (の)対記簿の内部と前記第3半導体用に合った部分とを 残す。ように、付記革命者を選択的に除去することによっ 『ゲード電優ピゲード配換とを形成する工程と』(()) 計記第2および第4半単体層に電気的に接抗するととも こ。前記第3半導体層の前記第2半導体層に隣接するサ イド拡散領域にも電気的に接続する第1主電値を、前記 上生面の上に形成する工程と。(イ)が記下主面に電気的) に接続する第2主電儀を形成する工程と、を備えること を持数とする

【0032】第9の発明の動造方法は、第8の発明の動造方法は、第8の発明の動造方法において、前記工程はケート配手導体発面の動造方法において、前記工程(ので、前記第4半等体層が、前記第2半等体層の中で、前記サイド血数積極が9~定距離以内の傾向として規定されるマージン積極をも除いて形成され、前記工程(的で、前記第1主電極が、前記マージン積極に各種気勢に登録されることを、特敵とする。

【0033】第10の発明の製造方法は、第8または第 9の発明の経験ケート型半導体装置の製造方法におい て、前記工程(ので、前記簿が、宜いに平行が一等間隔 に配列する複数の単位簿に分割して形成されることを持 徴とする。

【0034】第11の発明の転<equation-block>方法は、第10の発明の結構ゲート型半導体装置の製造方法において、耐配工程(ので、耐配単位)層の少なくども一本が耐配サイド基数傾倒にも形成されることを特徴とする。

【0035】第12の発明の勧進方法は、第8次以上第1、1のいずれかの発明の絶縁が一下型半選体装置の動造方法において、(1)前記工程(n)に先だって、付記上主面に第2基金型の不住物を選択的に導入することにより、計記第2および第3半基体層のにずれよりも不時物造度の高い第2基金型の第5半基体層を、前記第2および第3半基体層の中の前記第1主電極が接続されるべき対記上主面の部分に選択的に形成する工程、をさらに備えることを特徴とする。

#### [0036]

#### 【発明の実施の形態】

【G.0 37』回名に示すように、装置す 0.1 の上面には、一辺の中央部に隣接するように起形のゲードバッド G.P.か設けられ、ゲードバッド G.P.にはゲード配換 G.L. 装置する1.0 1.0 上面の外周に沿って配数されるとともに、一辺から対向する他の一辺へ向からて静宙状に突出するように配数されている。すなわち、ゲード配換 G.L.I.で回すれる領域の全面にわたって、エミッタ電極 G.L.I.で回される領域の全面にわたって、エミッタ電極 1.1が形成されている。

[GO38] 図2には示されないが、エミング電極11 の下方(図2において、映画の裏側。にはボユニットを ルとしての「GBTをルが、簡値状のケート配線G上に 直交するストライプ状に多数配列している。このユニットをルが配列される領域を"をル領域でR"。と称する また、ゲート配線G上が配数される領域を"ゲート配線 領域GR"と称する。

【0039】<1-1、セル特写の権域と動作を図3は、セル領写でR内のG1= G1切断線(図2)|38った装置。 191の断面を示す断面斜視図である。図3には、2本のユニッドセルが描かれている。図3に示すように、映 置101では、高速度の6型不純物を含むが3レクタ 周1の上に、高速度のn型不移物を含んだn・バッファ 周2が形成されており、更に、このn・バッファ周2の 上に、低速度のn型不純物を含んだn∈半路体層3が形。 成されている。

【0040】また。このn・半導体 月3の上にはp型の不純物を導入することによりpベース 月4か形成されている。更に、pベース 月4の上主面には、高温度の n型 不純物を選択的に導入することによって。n・エミッタ 月5が選択的に形成されている。これらの5つの半導体 月によって、2つの主面を有する平板状の半導体基体2 00か構成されている。

【00411 この半導体基体200の上主面 (ゥベー 層4が形成される側の主面)には、溝(トレンチ) 7 が、ハ・エミッタ思らおよびpペース層等を貫通し、か 半導体層3にまできするように形成されている。この課 「は、ユニットモルことに1金すう形成されており がも、互いに子行に配列するストライズ状に形成されて いる。接ての内側面には。ガート結桿既分が形成されて おりのその内側にはゲード電極でトレンチゲード)コ・ロ が埋め込まれている。ゲード電極10に対向し、しかも n・tエミック度5とn-半球体層さどに挟まれたp水ース 層4の帯状の類点が、チャネル傾向でとして機能する。 【0.0.4.2】 n+エミッタ層5は、隆合う2つの沸ァ| 挟まれた。ベース層4の上主面に幾子状に露出するよう に形成されている。 すなわち、 ハタエミッタ層5は、 降 合う2つの消ブの側壁に接触して帯状に延びた2本の特 状部分ときこれら2本の帯状部分の間を部分的に(図3 のC2ーC2切断論に沿って) 接続する様木(クロスパ −〕都分とを有している。 したかって、G2= C2切断 は「38った町面では」「カリエミック層5は、半導体基体 2.00の上面に合って、味合う2つの非7名連結してい る (図示を除する)

[「0.0 4.21] 半球体基体との0の上主面には、ゲード機能 1.0 を覆うように、铬銀屑のが選択的に形成されている。さらに2 2222 同じは、路合うとつのほうに挟まれた。 路球間のには、帯状に関ロするコンタクドホールの日が、形成されている。そして、このコンタクドホールの日を通して、エミンタ機能(1.1は、カナエミンタ層をとった。一ス層 4 どの双方に接続されている。

【0044】一方、半塔休益休200の下主面、まなわちのコレク・2月1か録出する側の主面には、コレクタ電低12がでいる。コレクタ電低12は、エミンタ電優11とともに、コレクタ電流(主電流)の経路として機能する。

【0045】半導体基本と00の構成材料がシリコンを 主成分とする代表例では、ゲート格様取らは、好ましく はシリコンの熱強化限。すなわち8102で構成され、 る。また、溝7およびゲート配換はには、不純物がドー フされたポリシリコンで構成されるのが望ましい。さら に、路線を含は、望ましくは、BPSのすなわちボロンとリンを含有したシリケートガラスで構成される。また。エミッタ電径11 およびゲートバッドの氏は、A1 SI すなわちら! を含有するアルミニカムで構成されるのが望ましく。コレクタ電径1とは、好ましくばAI MON! Aug合金で構成される。

【00 46】この装置101を使用するには、まず、外部電販を接続することによって、コレクタ電便12とエミンタ電機11との間に、正のコレクタ電圧VECが印加される、この状態で、ゲート電極10とエミンタ電極110間に、所定のゲート関電圧VECは6を超える正のゲート電圧VECを印加する(すなわち、ゲートをオンする)とに「型のチャネル領域500、n型へと反転することにより、チャネル領域50、n型のチャネルが形成される。その結果、エミンタ電極11からの+エミシタ電5を控由した電子がカー半線体83へは入まれる。

【00.47】この注入された電子により、 p・コレクタ 月 1 と n 一年 写体 層 2 (n・バッファ 層 2 を含む)。との間 が 順 バイアスされるので 2 ・ ・ コレクタ層 1 から n - 半 写体 展 3 へ と n - ルが注入される。 その 結果 2 n - 半 写体 層 3 の 抵抗が 大幅 12 医下するので、 コレクタ電優 1 2 が ら エミッタ電優 1 | 1 ト - 大きなコレクタ電流(主電流)が 流れる。 すなわち。 エミッタ電優 1 1 とコレクタ電優 1 2 の間が、 写過 な 超 は (オン状態)となる。

【DO48】このときのエミック電極に1とコレクタ電 係1/2の間の抵抗および電圧は、それぞれ、オン抵抗お よびオン電圧VC (sat)と称される。上配したように 装置1,01では、p・コレクタ層(からホールが主人さ れるために、10-半路体層3の抵抗が低くなっており。 そのことによって、低いオン抵抗、すなわち低しオン電 圧 VC (sat)が実現する。

【ロロ49】つきに、ゲート電圧Viceを口あるいは食。 【逆パイアス】の値に戻す(ゲートをオフする)と、手 ヤネル領域 5 に形成されたチャネルは領域 し、チャネル 領域 5 は本来の p型の強電形式へ復帰する。その結果。 エミック電極 7 2からの電子の注入が止まるので、 p・ コレクタ屋 1 からのホールの注入を停止する。

【のD50】その後、6.年塔休度3(および6、1/12/ファ屋2)に溜まっていた電子とホールは、それぞれコレクタ電極1とおよびエミッタ電極11人と回収されるか。ほどは互いに再結合することによって自然する。その結果、エミッタ電極11とコレクタ電極12の間は、1電流が流ればい過断状態(オブ状態)となる。

【005.1】製造10:1では。n+エミッタ度5が落了に採まれた半路件基本を0.0の上主面に様子状に露出す。
るので、コンタクトホールでHの位置・図3における2
を組む)がずれても、Pダース層4およびの・エミッタ
層5とエミッタ電傷11との間の電気的接触が、プロに
は証される。このため、コンタクトホールでHのマスク
の位置すれた考慮した冗長設計を必要としないので、コ

ニットゼルの物語化が行い思いという利点がある。
【ロロラ2】でi-2、ゼル領域とゲート配換領域との現界 付近の構成と動作>図4、図5、および図1は、装置1 ロ 1のセル領域のRとゲート配線領域3 Rとの間の現界 付近の構成を示す断面図である。これらの中で、図4 は、図2におけるC3ーC3切断線付近の半導体基体2 00の生主面を示す断面図。図5は、C3ーC3切断線に に沿った断面図しそして、図1は、C4ーC4切断線に 沿った断面図してある。

【00.531 図 4 あるいは図1に示すように、セル領域、 G R では、ユニットセルが一定の間隔Weel をもって平。 行に配列している、そして、コンタクトホールの中か、 セル領域 C R においては、各ユニットセルごとに、帽W めを育する帯状に形成されている。

【〇〇ち4】一方、ゲード配換額均GRでは、半路体基体2000上主面の上に、結構取16を介してゲート配換3Lが配数されている。そして、ゲード配換3Lの直下の領域を含むの半路体度3の上主面部分には、p半路体度13は、6ペース層4よりも深く形成されている。 【〇〇ち5】図4および図3に示すように、ユニットとルの長手方向には、セル領域〇Rとゲート配換領域〇Rとり、上の場所を存する。また、図1に示すように、ユニットとルの配列方向にも、同様に均界が存在する。まなわち、セル領域〇Rは、ゲード配換領域〇Rによって包囲されている。そして、ゲート配換領域〇Rに付随するの。

【のの56】の半球体を1、3は、の型不純物を選択的に 拡散することによって形成されており、その場割の時間 形状は、サイト拡散(横方向拡散)のために、弧状に39 曲している。したがって、セル領句のRには、サイト拡 試によって形成されたの半球体を1つの端部、すなわち サイト拡散領域5のが議接している。

【00:57】図1に示すように、ユニットセルの配列方向の場部に位置するサイド版散領可SPの上面(半導体基本200の上生面に含まれる表面)に、コジタクトホールのよか形成されている。さらに、サイド拡散領域SPに誘致するアイニス関4の生面にも、サイト拡散領域SPが6一定距離以内の領域であるマージン領域MRによいで、コンタクトが一ルの日が形成されている。

【0058】図4および図5に示すように、ユニットセルの長手方向の結びでは、ゲート電極10がゲート配換。 Gしべと接換されるために、携7は6半導体層13を貢達している。そして、降合う達7の間に形成されたコンタクトホールCHが、6半導体層13に関数するマージン領域MRの上面から6件媒体層13のサイト拡散領域SDの上面へと及る範囲にまで延長されている。

【OO56】 このように、セル領域にRを包囲するサイ F拡数領域SOの上面、およびそれにB接するマージン 領域MRの上面には、コンタクドホールの日が形成されている。そして、コンタクトホールの日を通じて、サイド加数領域SOの上面、およびマージン領域MRIC相当するのペース層4の上面が、エミッタ電極11に接続されている。また、サイド拡散領域SOおよびマージン領域MRICは、n・エミッタ層5は形成されない。

【00501 サイド拡散領域S Dおよびマージン領域M R におけるこれらの特徴的な様似は、装置101のR B S O A に関して重要な役割を果たす。例えば、止負益が接続された状態で装置101がオン状態からオフ状態へと移行する過程等では、図1および図5に示すようによりイド拡散領域S O と n 半導体層3の間の落曲した境界面の付近で、ホールドと電子E の対が発生するいこれらの中の電子E は 出コレクタ電極12 へと向から、ホールドはエミック電極17 へと向かうとこれらのギャリアが、アバランサエ電流を担う。

【ののあり】しかじながら、従来基高すち1とは異なり、サイド拡散機可Sのの上面が、コンタクトホールのHを通じてエミッタ電極しいに接続されているので、発生したホールドの大手は、サイド拡散機可Sのの上面に接続されたエミッタ電便・1/人と域やがに抜けて行く。すなわち、サイド拡散機可Sのを通過し、上面に接続されたエミッタ電便・1/人と抜け出る経路が、ホールドの主要経路となる。

[0062] また、主要経路から外れた少数のホール日は、pベース層4のp年降休層13に近い領域へと侵入する。しかしながら、p半導体層13に隣接するマージン領域MRの上面も、コンタクドホールの日を通じてエミッタ電優11へ接接されているので、pベース層4へ侵入した少数のホール月も、エミッタ電優11へと変やかに別路される。

【6054】マージン領域MRの個は、時ちのいかあれば十分である。6ペース個4ペほ人したホールドの経路は、サイド拡致領域Sのの境界面から504m以内の領域に収まる。したかって、個が時ち04mあれば。マージン領域MRは、発とすべてのボールドの経路をカバーし得る。また。504mを超えて不必要に大きくマージン領域MRの個を設定するのは、装置する1の有効面接を即減することにつながるので、望ましくない。

【0065】図2において、ユニッドセルの長さ、すなわちセル長しのは、代表的には、1~2mm程度に設定される。したがって、マージン領域MRの幅が50以前を超えると、ユニットセルの両端において、強計100以前を超える無効領域が発生することになる。すなれたち、有効間段が5%~10%以上削減される結果となる。この割合の大きさは、実用上の計容限界といえる。この割合の大きさは、実用上の計容限界といえる。このように、装置10寸の有效回径を、実用的な範囲に確保する意味では、マージン領域MRの個は、除50以前を上限とするのが望ましい。

【0066】また。マージン領域MRの個は、0〜時50µmの的圏で大きいほど、主要経路から外れたホールトをカバーする割合か高まり、それにともなって、高生パイポーラトランジスタの塔道を抑える効果が高まる。ただし、マージン領域MRの個かりであるとき、すなわちマージン領域MRが設けられないときでも、ホールトの主義経路はサイド拡散領域SDの中に存在するために、安生バイボーラトランジスタの塔道を抑える効果は、担当程度に待られる。

【0067】上述したように、装置当り1では、抽象の 浄えが一定の間隔Weelをもって平行に配列されてい。 る。このことは、抽象の沸えの中の一部の時部に電界が 集中することを防止する。しかも、間隔Weelは、自済 えの底部の付近の電界を行うに弱める程度に狭く(例え は3μ mm 5 μm 程度(3) 数定される。さらに、図示を 時するか。往来発置:5:1と同様に、半等体差休20 ロ の正主面の外周に沿ったゲート配線でしの外間には、ガ ードリングが設けられている。

【00681 このだめ、アバランジェ電流は、図1 および図当に示した損益、すなわち、せが損益でRに関するサイト放散相切らのとか、半準体度での放果付近の傾向でのみ発生する。そして、この傾向で発生したアバランシェ電流が、寄生バイボーラトランジスタの等通が呼続されるにすなわば、サイド拡散知らのおよびマージン科技MRにおける特徴的な構成が、装造1.0.12のRBSOAの向上に効果的にむすび

【0070】 <1-3。製造方法>つきに、装置 10.1 の製造方法について説明する、図5~図17.は、装置 10.1 の好ましい製造方法の例を示す製造工程図である。 製造 10.1 を製造するには、まず、図5に示すように、 半等 休季休2.00のもとになる子板状の半導体基体 20を形

成する.

【0071】 単級体基体をOは、例えば、p.コレクタ 尼1に担当するo型シリコン基板をまず準備し、その 後、その一方主面の上に、p.パンファ尼2およびp.平 等体尼3を、エピタキシャル成長法によって所次検尼することによって、形成される。不純物造度の異なるn.パンファ尼2とn-半等体尼3は、エピタキジャル成長 の過程で導入される不純物の重を、段階的に変化させることによって得られる。

「00721つぎに、図7に示すように、n-半導体層。3の上に、形成すべき。半導体層(3に対応したバターン形状を有する遮蔽体4.1を形成する。そして、遮蔽体4.1をマスクとして用いて、p型不純物を選択的に注入し、その後アニールを施すことにようでp型不純物を拡散する、その結果、n-半線体層3の上面にp半条体層。1.3が選択的に発成される。

【0073】つきに、図目に示すように、n:半築体型。3の上に、形成すべきpベース層気に対応したがターン形状を有する遮蔽体 42を形成するよそして、遮蔽体 42をマスク どじて用いて、p型不純物を選択的に主入する。その後、遮蔽体 42を除去した値に、アニールを随すことによってp型不純物を拡放させる。その結果、n-半導体層3の上面に pベース層4 的選択的に形成され、る、pベース層4 は p 半導体層1 つよりも強く形成される。

【ロの74】つきに、図りに示すように、形成すべきの ルエミッタ度5に対応した間口部を8ベニス尼4の上に 有する適級性+3を形成する、通磁体43のバタニン形 状は、リッグラフィを用いた図知の転写技術によって管 具に得られる。そして、連載体43をマスクとして用い で、「型不純物を選択的に主入する。

【QQ,75】 もの後、速版体 43を除去した後)ニップニールを施すことによってn型不体物を拡散する。その結果、pベース層4の上面におけまッタ層5が選択的に形成される。かってミッタ層5は、p年時休息』3のサンイド拡散機関から一定環境維持た機関にのみ形成される。

【OO75】っきに、図 i.Oに示すように、半時体整体 20の上生団全体に酸化解化ら「O2)を形成し、この) 強化解をハターニングすることによって速放体44を得る。一部体44体、 i.o.(エミッタ同ちの土面に選択的に 同口ずるように、パターニングされている。また、図 i.o. のに示すように、速放休 i.o.の複数の関口部の一部は) n・エミッタ同ちが存在しない、サイド拡制関域の付近、 の得句に、関ロしていても交時はない。そして、この速 放体44をマスグとして用いて、RIE(Reactive(Ion) Etoling)を実行することにより、半迭体基体20の上 面から o へ 一ス厚 4を重通し、半導体層 3 へと達する 漢フを形成する。その後、連載体44は原主される。 【00771 つぎに、図11に示すように、漢7を含む 学等体基体20の表面に、熱酸化によって酸化限21を 形成する。その後、酸化既2/1の表面に、例えば不経物 のドープされたポリシリコシ22を埋接する。その語 果にポリシリコン22は、漢7を思め戻くすとともに 半導体基体20の上主面全体にわたって層状に埋接す

【0.0.7 8】 ブタに、図 1/2 に示すように、 p 半導体層 1 9 の上面のゲード配線の L を配象すべき領域に、選択 的に通数体 4 5を形成する。

【COスタ】その後、図りさに示すように、速蔵は45をマスクとして用いて、ポリシリコッと2を選択的に除 まする。その結果、ポリシリコッと2は、速蔵は45で 頂われた領站と、漢7の中に進め込まれた部分とを残して除去される。速蔵は45で頂われた部分はケード配は G Lとなり、漢7に埋め込まれた部分はケード配は C となり、漢7に埋め込まれた部分は、ケート電極1 C となる。

【COSO】 つぎに、図1.4に示すように、ゲート電優1.0およびゲート記録G Lを含む上面全体を覆うように、経緯層と3を埋伏する。この経緯層と3は経緯層9のもとになるものであり、経緯層9と同一の材料で構成される。

(0081) つぎに、図15に示すように、ゲート電極 10の上の部分、およびゲート配換GLの上の部分を残 すように、特益層23を選択的に除去することによっ て、特益層9を形成する。その結果、既合う漢子に採ま れた領域の上面、p半導体層13のサイド拡散領域の上 面におよび、p半等体層13のサイド拡散領域に近いp ペース層4内の領域の上面に、コンタフドホールが形成 される。

【COBS】づきに、図1フに示すように、半路体整体 2つの下主面。すなわちないコレクタ層での露出面に、 例えばAIMON!(AU合金を推検することによって、 コルクタ電価12を形成する。

【0004】以上のように、堆板工程、ならびに不良物の注入および転散工程を主体とする過失のウェハブロセスを、組み合わせて用いることによって、装置、101か 容易|「製造される。

【0093】 <2 実施の形態を29回19は、実施の形態 との移筒が一片整手導体装置の断面図である。この装置 102の上面は、装置 101と同様に、図2の平面図で 表される。そして、図18は、図2の04-04切断線 に沿った断面図に相当する。

【0086】図18に示すように、装置102では、清

7から半導体層で3にも形成されている点が、装置10 1とは特徴的に異なっている。すなわち、一定の間隔Welをもって平行に配列する損扱の漢7の中で、配列方の協動に位置する一部の漢7が、5半導体層(3の中にまで形成されている。図18には、5半導体層(3の中位置する漢7が1本である例を示しているが、一般(3は、損敗本であってもよい。

【0087】サイト拡散領国SDおよびマージン領域M Rの上面に、コンタクトホールでHが形成されるととも に、これらのサイド拡散領域S Dおよびマージン領域M Rのいずれにも、n・エミック用ラが形成されないを は、映画101と同様である。このため、数生ハイボー ラトランジスタの楽道が抑制され、装置のRBSOAが 向上するという利点は、装置101と同様に符られる。 【QQ88】同時に、漢ブの列の一部が6半塔休暦1:3 に重複するように形成されるので、沸りを形成するため のマスクバターンの位置すれに由来する溝での位置すれ があっても、サイド拡散領域SDの外にあってサイド拡 散領域SDIC最も近い第7をとサイド拡散領域SDとの 間の距離は、間隔Woolを超えることがない。すなわ ち、サイト拡散領域SDと溝でるとの間の距離が不必要 に長くなることによって。清ファの西部に重場が集中 し、この部分でアハランジェ東流が発生するという不具 合を、マスクパターンの位置合わせに高い結膜を要する ことなく、各具に回避することができる。

【0.0.6.9】以上のように、装造(D.2.では、マスケバ・ターンの位置合わせに高い特度を要することなく)装置 のRBSOAを効果的に向上させることができる。

【GOSOJ、つきに、装置102の製造方法について設明する。図19位、装造102の製造工程を示す工程図である。 装造102を製造するには、まず、図6一回9に示した工程を実行する。

(00g() つぎに 図)9に示すように 半導体基体 20の上主面全体に酸化酸(S 102) を形成し での 酸化酸をパターングすることによって透解体 4 1 を得る。 速酸体 4 1 は、 の・エミッタ 3 5 の上面に選択的に 関口するように、パターニングされている。また 図 0に示すように 速敏体 4 4 の相数の関口部の一部は、 p 半等体 8 1 3 の上面に関口する。

【OD 92】そして、この連載株44をマスクとして用いて、RILEを実行することによりと単路体基体20の上面からすべース層4を取過しか。単築体層3人と達する漢字を形成する。その後、遮蔽体44は除五される。その後、図11と図17に示した工程を実行することによって、装置102が完成する。

【00931以上のように、装造10.1の製造方法と同 はに、堆積工程、からがに不純物の注入および拡散工程 を主体とする通常のウェハブロセスを、組み合わせて用 いることによって、装造102が容易に製造される。 【00941 < 3.実施の形態3 >図20は、実施の形態 3 の路線ゲート型半導体装置の断面斜視図である。 この 装置1 03の上面も、装置1 01、1 02 2 同様|二 図 2 の平面図で表される。そして☆図 2 0 の断面は、図 2 の C1 − C 1 切断線に沿った断面に担当する。

(0095) 図21、図22、および図23は、統置103のセル領域CRとゲート配換領域GRとの間の境界付近の構成を示す断面図である。これらの中で、図21は、図2におけるC3ーC3切断線付近の半導体基体200の上主面を示す断面図、図22は、VC3+C3切断 はに35大断面図、そして、図23は、C4一C4切断 はに35大断面図、そして、図23は、C4一C4切断 はに35大断面図、そして、図23は、C4一C4切断

【のロ98】以上のように、経費1103では、pペース、 厚4およびサイド拡散領域SDの上面において、少なく ともコンタクトホールでHに囲まれる部分に、p) 厚1 5が形成されている。このため、pペース屋4および p 半塊体度13は、どもに、不持物追薦の高いp, 厚15。 を介してエミック電極11に接続される。その結果、p ペース屋4とエミック電極11の間。およびp半路体屋 1.3とエミック電極11の間のコンタクト抵抗が低くな るとともに、それらの間のボテンジデル段壁も低くな

(00.039) このため、pベース層4あるいは5半集体。 層13へとほどしたホールが、エミング電極11へと抜け具くなる。その結果、電流が流れ具くなるので、2 フオンできる電流の値が高くなる。言い考えると、経路、103では、p1層15が設けられるために、RBSO 入が改善されるという利点が得られる。

(0.1.00) な気、サイド広放換はSDおよびマージン 領域MRの上面に、ロンタクトホールCHが形成される とともに、これらのサイドな取得可SDおよびマージン 領域MRのいずれにも、ホイエミッタ層らが形成されな いまは、装置、10mに 100と同様である。このため、 寄生パイポーラトランジスタの楽道が抑制され、装置の RBSOAが向上するという利息は、装置10m。10m。 2 と同様に得られる。

【〇1〇1】つぎに、装置10つのいくつかの好ました。 製造方法について説明する。

【0102】図24は、製造方法の一例を示す製造工程 図である。この製造方法例では、まず、図5~図13の 工程を実行する。その後、図24に示すように、ゲート 「電極1.0、n 1エミッタ層5」およびゲート配換なしを 覆う速蔽体4.7を形成する。速蔽体4.7は、図1.3の工 程後に露出する上面全体に連載体 4.7 の材料を堆積した 推に、パターニングを施すことによって待られる。 [0103] 速蔽体4-7は、半迭体基体20の上主面の 中で、ロベース層4のロイエミッタ層5に囲まれた領 な、pベース層4のマーシン領域MRに相当する領域。 および。 セル領域 CRに面する 6半度休息 1.3のサイド 拡散領域SDに、選択的に関ロする。 言い考えると、 速 故体 47 は、後続する工程で形成されるコンダクトボ DUCHを包含する領域に、選択的に関ロしている。 【0104】つぎに、途蔽体 47をマスクとして用い て、「0型不純物を半導体基件20の土土面に選択的に主 入する。その後、速軟体 4 7 を除去した後に、アニール を施すことによって、注入された不利物を拡散させる。 その結果。半導体基体とCの上主面部分に、py層(5 が選択的に形成される。その後、図1:4一図1.7に示し た工程を実行することによって、装造するさが得られ

[0105] 図25 および図26は、製造方法の別の一例を示す製造上程図である。この製造方法例では、まず、図6~図8の上程を実行する(その係。図25に示すように、形成すべきでが見いらに対応した関口部を有。する函数体 9.8 を、半導体基体20の上主面に形成する

「ロ107」できた。連載体48をマスクとして用いて、「p型不能物を半導体基体20の上生面に選択的に34人ずる。その後、連載体48を除去した体。アニールを 歴まことによって不利物を拡散させる。その結果、半導 体基体20の上生面部分に、p./図1.5が選択的に形成。

【の1081つきに、図26に示す工程を実行する。 はなわち、形成すべき n・エミック層 3に対応した間口部をロベース層 4の上に有する速放体 4つを形成する。速放体 43の間口部は、速放体 43の間口部と重複しなのように形成されている。そして、この連紋体 43をマス

グとして用いて、「整木独物を選択的に注入する。 【0109】つついて、連線体4つを除去した後に、アニールを通すことによって「整不純物を拡散する。その 結果、pペース層4の上面に、n・エミッタ層の設選択 的に形成される。n・エミッタ層のは、p平均体層13 のサイド拡散領域から一定保度離れた領域にのみ形成される。その後、図10~図17に示す工程を実行することによって、装置103が得られる。

【91101回27世、製造方法のさらに別の一例を示す製造工程図である。この製造方法例では、まず、図5~図9の工程を実行する。その後、図27に示すように、カ・エミック層5を摂う連載株49を形成する。速蔵株49世、平準体基体20の上主団の中で、ロベース層4のイージン領域MRに相当する領域、および、セル領域の不同する。中等体層1つのサイド拡散領域5つに、選択的に関ロする、言い考えると、連載株49世、接続する工程で形成されるコンタットホールでHを包含する領域に、選択的に関ロしている。

【01377】 つぎに、連載体49をマスクとじて用いて、。四不純物を半導体巻体20の上生面に選択的には 入ずる、その後、連載体49を焼去した後に、アニニルを加ずことによって不純物を加助させる。その結果、半 2件条体20の上生面部分に、67周に3が選択的に形。 成される。その後、回10~回17に示した工程を実行 することによって、装置10~3が持ちれる。

【01112】図28は、製造方法のさらに別の一例を示す製造工程図である。この製造方法例では、まず、図6一図9の工程を製行する。その後、図28に示すように、各様する工程でケード配数GLが配数される様何を図う連載体50を好成する。つきに、連載体50をマスクとして用いて、下型不純物を半導体基体20の上主面に選択的口主火する。

【011年3】子の後、連嵌体与りを除去した後に、アニールを加すことによって不純物を拡散させる。その結果、半導体基体と10の上主面部分に、6.6周15が選択的に形成される。なお、この製造方法では。注入される。整点結構の重は、6.5周1.5における可整不純物の遺療が、6.4エミッタ尼のに対するの型不純物の重に比べて、十分に低くなるように到的される。このため、すでに形成されているの・1ミッタ尼のは、0.0型不純物によって、実質的な影響を受けることはない。

【01】41 その後:図1.0~図1.7 に示した1個を実 行することによって、後置1.0 3が待られる。

【0.1.1.5」以上に例示した子通りの製造方法のLでれた日はいても、発置するT、1.0.2の製造方法と同様に、単様工程、ならびに不祥物の主人および拡散工程を主体とする通常のウェハブロセスを組み合わせて用いることによって、設置103を存息に得ることができる。持一に、図26に例示した方法では、p型不祥物を導入する

ための速放体を、n・エミッタ層5に対して位置合わせずる必要がないので、製造が特に合具である。

[0116] <4. 変形例>

(1)以上の実施の形態では、n.チャネル型の1,GBTを、例として説明したが、この発明は、p.チャネル型の1,GBTについても、実施が可能である。4 年実施の形態で例示したn.チャネル型の1,GBTを構成する4 平学体層の、 達電形式を逆転させることによって、p.チャネル型の1,GBTが得られる。

【①117】(2)以上の実施の形態では、「GBTを図として説明したが、この発明は、トレンチゲートを育する半導体装置一級に実施が可能である。例えば、各実施の形態の「GBTにおいて、「ロ・コレクタ最後」をなくして、「ロ・バッファ尼との表面にコレクタ最後」を直接した説はすることによって、MO/SFETが得合れる。そして、このMOSFETにおいても、各実施の形態の「
QBTと同様」。 寄生パイボーラドランジスタの経過が 抑えられるので、独画のRBSOAが向上する。

[O1 181

【発明の効果】第1の発明の装置では、ゲート配線の頂下に、第2半路体度よりも違い第3半路体度が形成されており、そのことによって経道の耐圧を高く維持している。さらに、第2半路体層に関接する第3半路体層のサイド拡散領域に第1主電極が接続されているので、サイド拡散領域の付近で発生したアバラフジェ軽流を担うホールの大半は、サメド鉱散領域の内部を通過して第1主電極へと減やがに加除される。じかも、この主要経済には第4半路体層が存在しないので、ボールの流れによる寄生パイポーラトランジスタの路通が抑えられる。このため、R日SOAが向上する。

【01 191第2の実明の設置では、サイド拡鉄領域に 接接する第2半導体層内の一定の領域であるマージシ領 切にも、サイド拡散領域と同様にシ第1主電極が接続され、しかも第4半場体層が存在しない、このため、主奏 経路から外れた少数のホールも第十主電極へと速やかに 排除されるとどもに、しかもこれらの少数のホールによ る寄生パイポーラトランジスタの経過も如えられる。そ の信息、RBSOAがきらに向上する。

「01201第3の発明の過ぎでは、マージン検知のサイト拡散視点からの幅が味らのかかけて下数定されている。このため、マージン領域が、サイドな政情域の付近で発生するアバランシェ電流を担うホールの経路から外れて、不必要に広く設定されるごとがなく。しかも、終度の自効回検が設置全体に占める比率が、実用的な大きさに確保される。

【012.11 第4の発明の報道では、済が損数の単位済に分割されているので、大きな主電流が得られる、しか。 も、性数の単位済が、互いに平行かつ等間隔に配列するので、各単位済の底部の付近の電界が均一化され、一部 への電界の集中が回避される。このため、各単位済の底 部でアパランシェ電流が発生し難いので、第3半導体層のサイド拡散領域のアパランシェ電流による寄生パイポーラトランシスタの発達を抑えることが、装置のRBS OAの向上に一層効果的に寄与する。

【0122】第5の発明の映画では、複数の単位時の配列方向の転部に位置する少なくとも、1本が、第3半導体層にも形成されているので、各単位標を形成するためのマスクパターンの位置すれた動物域とこれに最近接する単位性の間の距離は、複数の単位時の配列間隔を超えることがない。このたの、サイト拡散機可に最近接する単位にの原部に阻場が集中し、この部分でアバランシェ電流が発生するという不具合を、マスクパターンの位置合わせに高い特度を要することなく回過し、装置のRBSO人を向上させることができる。

【P1231第5の発明の装置では、接の長手方向の短部が第3半導体身の内部にまでほぶしているので、この協調に乗場が乗中し、この部分でアパランシェ電流が発生するという不具合を回避し、装置のRBSOAを向上させることができる。

【ロ124】第7の発明の装置では、第2封よび第5半 媒体層が、不時物造度の高い第5半導体層を介して第1 主電係人接続されている。このため、これらの接続部に おけるコンタクト抵抗、および、ボテンシャル機関が低い くなる。その結果、第2および第3半導体層人侵入した ホールが、第1主電係へと抜け具くなるので、ターンオ・フできる電波の値が高くなる。すなわち、RBSOAの 高い装置が実現する。

【0:1.25】第8の発明の転換方法では、工程(o)で第4年度体層の第3半導体層を除いて形成され、工程(b)で、第1主張権がサイド拡散領域にも接続されるので、第1の発明の残菌が得られる。すなわち、特別に排鍵な工程あるいは困難な工程を何等用いることなく、従来周知のウェイノフロセスを組み合わせるだけの方法で、RBSOAに優れた装置を容易かつ安価に製造可能である。

【01 25】第9の発明の製造方法では、工程(心で、 第4半等体層がマージン検制をも除いて形成され、工程 (ら)で、第1主電極がマーシン検制にも電気的に接続され れるので、第2の発明の装置が得られる。すなわち、R BSOAがさらに向上した装置をいき具がつ安価に配金 可能である。

(0127)第10の契明の製造方法では、工程(の)で、済が互いに平行かつ等間時に配列する抽数の単位海に分割して形成されるので。第4の発明の装置が得られる。すなわち、装置のFBSOAの一層の向上がもたらされる装置を、各場か⇒安価に製造的能である。

【0128】第11の発明の軽適方法では、工程(d) で、複数の単位導の少なくとも一本が制記サイド拡散機 場にも形成されるので、複数の単位導を形成する位置

に、多少のすれがあっても、サイト拡散領域とこれに最 近接する単位溝との間の距離は、複数の単位溝の配列間 際を超えることがない。このため、単位論の形成位置の 格底を高くすることなく、アハランシェ電流が単位簿の 応部に発生し難い装置。すなわちRBSOAに係れた装 置を容易に製造することができる。

[0129] 第12の発明の製造方法では、工信(1) で。第2および第3半導体層と第1主電極との接続部分 に、第5半導体層が選択的に形成されるので、第6の発 明の装置が得られる。すなわち、RBSOAの高い装置 を、 容易かつ安価に製造可能である。

#### 【図面の簡単な説明】

- 【図1】 実施の形態への装置の断面図である。
- [図2] 実施の形態』の装置の平面図である。
- 実施の形態1.の装置の断面斜視図である。
- 【図4】 実施の形態1の装置の断面図である。
- 【図5】 実施の形態1の製造の断面図である。
- 実施の形態1の装置の製造工程図である。 [26]
- [[37] 実施の形態1の装置の製造工程図である。
- 【図8】 実施の形態1の装置の製造工程図である。
- [29] 実施の形態1の装置の製造工作図である。
- [2 1 0] 実施の形態での装置の製造工程図である
- 実施の形態性の装置の製造工程図である。 (Dij)
- [312] 実施の形態性の装置の製造工程図である。
- [213] 実施の形態!の装置の動造工程図である。
- 実施の形態1の装置の製造工作図である。 [3 1 4]
- 実施の形態(の装置の製造工程図である [@1.5]


- [1316] 実施の形態1の装置の製造工程図である。
- [317] 実施の形態1の装置の製造工程図である。
- [8 1 8] 実施の形態2の装置の断面図である。
- ×実施の形態2の装置の製造工程図である。 [2 1 9]
- 【図20】 実施の形態3の装置の断面料視図である。
- 【図21】 実施の形態3の装置の断面図である。
- 実施の形態3の装置の断面図である。 [222]
- [図23] 実施の形態3の装置の断面図である。
- 実施の形態3の装置の製造工程図である。 [24]
- 実施の形態での装置の製造工程図である。
- 実施の形態 3の装置の製造工程図である。
- 、実施の形態 3の装置の製造工程図である。
- [228] 実施の形態3の装置の製造工程図である。
- [229] 従来の装置の断面図である。
- [230] 従来の装置の動作を説明する模式図であ


【図31】。従来の装置の部分拡大断面図である。 【符号の証明】


3、小半媒体局《第1半媒体局》。24、6人一之局 (第2半導体層) 、ラロ・エミッタ層 (第4半導体 層)。7 海(単位浦)、8 ゲート砲操隊(1 ロゲ ト帝伝。11、エミッタ帝伝(第八主帝伝)。12 レクス電低(第2主電低)。 13 6半年休息(第3年 连休息》。15 pp 图(第5 半连休息)。16 轮钟 限プロレーガール配料。SO サイド拡散領域、MR マージン領域)200、半導体基体


(B6)


























































# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.